Tugas 9 : Latches, FF and Timer Oleh : [Gladis] [2103015066]

Latches 

Output dari latch tergantung pada input saat ini dan pada output sebelumnya dan perubahan statusnya dapat terjadi kapan saja ketika inputnya berubah. 

- S.R (Set.Reset) Latch : Elemen Memori dengan Gerbang NOR 

Rangkaian latch dengan TG dapat disusun menggunakan gerbang logika NOR. Masukannya, Set (S) dan Reset (R) digunakan untuk mengubah state/keadaan, Q dari rangkaian. Rangkaian tersebut membentuk latch SR.

- Gated S.R Latch : Rangkaian, Tabel Karakteristik

Latch SR dasar mengubah statenya saat masukannya berubah. Seringkali diinginkan untuk menambah satu sinyal enable ke latch SR dasar. Digunakan untuk mengontrol kapan rangkaian dapat mengubah state-nya. Disebut sebagai gated SR latch. 

- Gated D Latch : Latch dapat digunakan  sebagai elemen memori untuk sistem alarm di contoh sebelumnya. Gated latch lainnya adalah D latch. Mempunyai sebuah masukan data, D. Tidak akan terjadi kondisi race seperti latch RS. Menyimpan nilai masukan dengan kontrol sinyal clock. Digunakan di rangkaian yang perlu menyimpan nilai, misalnya mengingat nilai keluaran dari rangkaian adder/substractor. Latch dapat dikatakan sebagai elemen penyimpan. Diimplementasikan dengan 18 transistor CMOS.

Flip-flop

Rangkaian latch (gated) merupakan level-sensitive. State dapat berubah lebih dari sekali selama periode aktif dari sinyal clock. 

Elemen penyimpan (versatile) dengan menggunakan prinsip gated latch. Statenya berubah hanya sekali dalam satu periode clock. Tipe : master-slave flip-flop dan edge-trigerred flip-flop. 

 https://onlinelearning.uhamka.ac.id